数字音频技术(第6版) 779

文本阅读：
　　752数字音频技术（第6版）
　　18.7∑-△A/D转换器芯片
　　图18.20所示为一颗∑-△AD转换器芯片的框图。这是一个线性16比特转换器，使用64倍过采样，提供了高至100kHz的输出采样频率，能工作在高达64MHz的频率上。与其他
　　∑-△AD转换器一样，输入信号被过采样，从而把噪声频谱扩展到远超过音频频带的频率上。
　　噪声整形降低了音频频带内的噪声，低通滤波移除了带外的量化噪声。最终，通过抽取把信号降低到与音频频带相称的采样速率上，并且提高分辨率滤波器选择
　　串行格式
　　参考输出
　　参考电压
　　选择
　　参考输入
　　串行时钟
　　十·输出
　　复接|串行接口
　　串行数
　　调制器
　　FIR滤波器
　　输出
　　模拟输入
　　滤波器
　　6.4MH
　　帧同步输入
　　系统定时与控制
　　时钟输入
　　12.8 MHZ
　　模拟接地
　　数字接地
　　图18.20：DSP56ADC16Σ-ΔAD转换芯片的内部框图。（Loker等，1989转换器是围绕四个主要模块设计的：三
　　△调制器和噪声整形器，16：1抽取梳状滤
　　器，41抽取FIR滤波器以及串行接口
　　噪声整形器在量化噪声上放置
　　程的特性。转换器的模拟前端由三个差动开关电容线性积分器组成。为了降低数字滤波器的复杂度，滤波和抽取分两步完成。例如，为了实现所需的阻带衰减和滤波陡度，需要抽头数量超过2800个的单级FR滤波器。多速率抽取滤波器系统的使用也行双模式应用
　　调制器的输岀被一个四阶梳状滤波器滤波并抽取；采样速率降低了16：1。使用梳状滤器的原因是它仅包含加法器和延时，不需要进行乘法。第一级梳状滤波器实现了最初的滤波时完成了对输入采样频率进行16：1的抽取。它的z域转移函数表
　　Hz）
　　（1