数字音频技术(第6版) 740

文本阅读：
　　第17章数字信号处理713
　　执行流：指令执行，x内存访问以及y内存访问Motorola的DSP563X核心使用的代码与DSP56×系列处理器相兼容。例如，DSP56367是一颗24bit定点DSP芯片，其运算能力能够达到150MIPS。它用于处理多声道解码标准比如 Dolby Digital和DTS。它可以同时进行其他音频处理，比如低频管理、声场效果、均衡等
　　17.8.4亚德诺半导体（Analog Devices）公司的 SHARO代码数字音频处理是计算密集型的任务，需要对大量数据进行处理和移动。数字信号处理器是专门设计用来高效地完成这些琐碎的音频与通信事务的。这些芯片有很高的并行度，能同时进行多个任务（比如处理多声道音频文件），并能平衡性能与O需求之间的关系，从而避免瓶颈。简
　　这样的处理器是为各种音频处理任务而优化的
　　ADSP-2116× SHARC系列DSP芯片中采用的架构就是如何在硬件音频计算进
　　优化的一个例子。如前所述，DSP计算的中间过程需要比音频信号分辨率更高的精度例如，16bit的处理对于
　　bit的音频信号来说肯定是不够的，除非使用双精度处理。来自舍入与截断的误差、溢出、系数量化以及有限周波等，都将降低D/A转换器的信号质量。ADSP-2116× SHARC架构中有一些方面是设计用来保持一个较大的信号动态范围的。具体地，它的目标是提供足够的处理精度，从而不给20bit或24bit的音频信号引入人造声
　　这种架构能够处理原生32bit定点、32bit|EEE754-1985浮点以及4展精度浮点
　　算，并具有32bit的滤波器系数。在单个指令周期中，各算法可以在定点和浮点模式之切换。这减轻了对双精度运算的需求，也降低了相关的计算开销。这种芯片配备了两DSP处理元件，分别被称为PEX和PEY，每个都包含一个算术逻辑单元、乘法器、桶式移位器和寄存器文件。这种芯片也具有环形缓存，能支持最多32条同时工作的延时线。为有助于防止在中间计算过程中出现溢出，这种芯片有四个80bit的定点累加器，两个32b数值可以与一个16bit的保护带宽进行相乘。并且，多个连接端口让数据可以在多个处理器之间移动。
　　双处理单元允许进行单指令多数据（Si
　　struction MultipleData，SlMD）并行操作同一条指令可以在每个处理元件中同时执行，并且在每个处理元件中操作的是不同的数据。代码是被优化的，因为每条指令都有两个数据载荷。例如，在立体理中，左声道
　　和右声道可以分别在两个处理元件中处理。作为另外一种选择复杂的块计算（比如
　　FT）可以在两个处理元件之间平均分配。下面所示的代码示例同时进行了两滤波器
　　的计算